今年7月，在旧金山参加AMD Advancing AI 2026大会时，我最强烈的感受，是这家公司已经不满足于只提供几颗性能更强的芯片。它希望把CPU、GPU、网络和软件组织起来，提供一套从云端到终端的完整计算方案。
到了11月的拉斯维加斯，AMD In Depth 2026把这张宏大的蓝图拆解得更细。
第一天，技术团队讲核心、缓存和芯粒互联，解释处理器的性能怎样实现；第二天，讨论转向客户怎样使用这些能力：什么任务适合什么CPU，有限电力怎样换来更多并发，合作伙伴又如何把它们做成服务器和云服务。
其中，一个案例让我重新思考了“服务器提速”这件事。
在 AMD 展示的 Azure HX 云实例测试中，四个芯片设计任务要同时运行，所需数据超过了 1.4TB 的内存容量，只能分成两批，一共花 9.3 小时。用上 MEXT 之后，有效内存容量扩到 2.6TB，四个任务可以同时运行，总时间降到 6.6 小时，每小时吞吐提高约 40%。
MEXT 是一套软件，能借助闪存把服务器的有效内存容量做大。而开发它的公司同名，也叫 MEXT，已于 2026 年 6 月被 AMD 收购。
这里最有意思的地方是：它并不是依靠升级CPU来提高产出，而是借助软件支持的内存扩容，让原有计算资源接下了更多工作。
就像一座工厂，生产线还有余力，但周转仓放不下更多材料，新订单只能排队。扩大周转空间，就有机会让原本闲着的工位忙起来。
这也是我理解本次活动的一条线索：AMD展示的，不只是怎样造出更强的处理器，还有怎样减少限制性能发挥的因素，而是让硬件能力真正变成客户能够完成的工作。
AI越会干活，CPU要做的事反而越多
过去几年，谈到 AI 算力，我们最先想到的往往是 GPU。但智能体真正要干的活，远不止模型推理这一件事。
我们不妨想象这样一个任务：让AI整理资料、查询库存、生成报价，再把结果提交给企业审批系统。
它不是生成一段文字就结束了，而是要不断调用模型、访问数据库、连接业务软件、执行代码、检查结果，然后决定下一步做什么。模型推理只是其中一个环节，大量通用计算和系统执行工作依然需要CPU参与。
如果把GPU理解为擅长批量计算的专业车间，那么CPU就是能够处理多种工序的通用工位，以及负责协调工作的系统。两者之间的关系不是谁取代谁，而是共同完成一条越来越复杂的业务流程。
这与7月大会上“智能体带来CPU新机会”的判断一脉相承，但此次AMD进一步回答了一个问题：这些机会，究竟要求一颗怎样的CPU？
答案并不只有“更多核心”。
第二天的演讲把这种变化拆成了三类需求。
为GPU提供数据的主机部分，需要高频与高速互联；运行代码和工具的智能体沙箱，需要更多并发工位；后台数据库和网关，则需要平衡性能与成本。它们都服务于AI业务，却并不适合完全相同的配置。
这里的沙箱，可以理解为运行代码的独立操作间。随着更多智能体自主调用工具、执行程序，系统需要同时提供足够的执行资源和隔离能力。
因此，第六代AMD EPYC霄龙服务器处理器“Venice”的意义，不只是把最高核心数推到256核，而是围绕不同工作负载，重新组织核心、缓存、内存和平台。
它需要解决的，不仅仅是“能不能算”的问题，还有“能不能在有限资源里，持续完成更多任务”。
Zen 6怎样让每个核心少等一会儿？
听完AMD高级副总裁、企业院士及首席架构师首席 Mike Clark 的讲解，参数我记了不少，但真正印象深刻的是，AMD 这些年一直在解决同一个问题：让计算核心少等待、多做事。
CPU核心并不是每时每刻都在有效计算。它可能在等指令，也可能在等数据。即便拥有很多核心，如果它们不断排队取数，也未必能够发挥应有的性能。
此时，缓存就成为减少等待的重要工具。
可以把它理解为工位旁边的料架。常用材料放在手边，工人就不用每次都跑到车间周转仓领取。对应到芯片里，合适的数据留在缓存中，就有机会减少访问外部内存的次数。
此次Zen 6c架构在这方面的变化很突出：相比Zen 5c，一个计算核心复合体（CCX）从16核扩大到32核，共享的L3三级缓存则从32MB增加到128MB。核心数量翻倍，共享缓存容量却增加到原来的四倍，每核平均对应的L3容量也从2MB增至4MB。
它的价值不仅是“料架更大”，还在于更多核心能够在同一个共享缓存域内工作。对于需要交换数据的任务，以及能够容纳在这一范围内的虚拟机，这意味着有机会减少跨域访问。
HPC分会场用电路功能验证解释了大缓存的作用：这是一个事件驱动的仿真器，要反复访问和更新电路模型。在普通L3缓存下，核心常常因为等待数据写回内存，一个时钟周期只能执行一条指令；而在Venice-X的3D堆叠缓存上，更多模型得以留在L3，一个周期能够执行两条指令，仿真快约40%。所以，大缓存真正换来的，是让原本就存在的计算能力少被取数过程打断；多存一点数据，只是顺带的结果。
类似的思路，也体现在执行引擎中。
Zen 6扩大了重排序缓冲区、调度器和访存队列，让处理器能够同时跟踪更多操作，从中寻找那些已经准备好、可以先执行的工作。
这像厨房做菜。一道菜正在等食材，厨师可以先处理其他不依赖这份食材的工序，而不是站着不动。CPU的乱序执行也在做类似的事，只不过它必须严格保证最终程序结果正确。
让我觉得务实的另一处变化，是对旧代码的照顾。
Zen 6进一步利用已有数据通路，增加每周期四次256-bit加载的能力，让部分尚未采用AVX-512等更宽向量指令的软件，也有机会获得更高的数据供给吞吐，而不必先完成全面重写。
面向AI相关计算，它还补齐了原生16位浮点运算能力，并将用于8位整数计算的VNNI INT8管线从两条增加到四条。简单说，AMD既在提升新应用的计算能力，也在继续挖掘存量软件的效率。
AMD公布的固定频率、16核负载测试中，Zen 6c相较Zen 5，在企业与云工作负载上的IPC几何平均提升约20%，AI工作负载约31%，综合约27%。
IPC可以粗略理解为：在相同的时钟节奏下，处理器每一拍能推进多少有效指令。提高频率像加快节拍，提高IPC则像改善每个节拍的工作效率。
这里也有一个值得交代的条件：测试中的Zen 5负载分布在两个CCD计算芯粒上，而Zen 6c运行于一个CCD。因此，结果也包含缓存与芯粒拓扑变化的收益，并不等同于所有程序都会统一提速27%。
但这组数据仍然体现出一个明确方向：Zen 6c不只追求更高密度，也在提高每个核心能够完成的工作。
与此同时，Zen 6侧重高频和低延迟，Zen 6c侧重密度与单插槽吞吐，两者保持一致的指令集能力。它们不是简单的“好核心”和“差核心”，而是在不同功耗、面积和频率目标下，选择不同的设计点。
难点也正在这里：更多核心、更大缓存和更多执行资源，都会增加面积、通信与功耗开销。AMD需要让它们一起增长，但又不能让新增开销吃掉性能收益。
Mike在问答中的一句判断，把这种取舍说得很直接：如果IPC提高20%，功耗却上升30%，就不能算真正前进。
核心更强之后，运输和电力也得跟上
核心只是系统的一部分。
工位增加了，料架扩大了，如果运输线路跟不上，材料仍然送不进去；如果用电额度不够，工位也未必能够全部开起来。
这正是Venice整颗处理器与平台设计要解决的问题。计算核心之外，内存控制、I/O和芯粒互联，同样决定系统能否高效运转。
AMD率先并长期采用Chiplet，也就是芯粒设计：把计算、I/O等功能放在不同硅片上，再将它们连接起来。它像把工厂划分为不同车间，可以让各部分采用更合适的制造工艺，也能通过不同组合形成不同产品。
但拆开之后，就要面对通信问题。数据在芯粒之间传输，会消耗功率，也会带来延迟。
此次Venice采用先进封装和短距离芯粒互联，目标就是以更低的通信开销，为更多核心提供数据。对于最高256核、16通道内存的平台而言，能够计算是一回事，高效地把数据送到核心又是另一回事。
在问答中，AMD 技术团队没有回避先进封装的成本。他们解释，随着计算规模和流量增长，传统互联会占用相当一部分功耗预算，更高效的连接方式能把资源留给计算——这种为实际性能、功耗和成本做的取舍，比单纯强调 "采用先进封装" 更有说服力。
同样的逻辑，还从芯片内部延伸到了机房配电。
数据中心不能无限增加设备。供电、散热、机架空间，都会限制最终能够部署多少算力。即便机器不一直满载，运营者也需要为可能出现的高功耗状态预留额度。
AMD提出的UPP统一功耗配给，尝试把CPU和内存的功耗预算放在一起统筹，而不是把两者最极端的用电需求机械相加。配合根据利用率调整功耗的UBPS，以及支持差异化核心频率分配的FAST，平台能够更精细地使用已有预算。
这像工厂统一安排多个车间的用电，而不是给每个车间都单独预留最大额度，让闲置额度无法充分利用。
第二天公布的测试中，启用UPP后，单插槽可承载的Agent数量最高增加20%。这个指标比单独谈CPU频率更接近客户关心的问题：在既定的平台功耗预算下，能够同时接下多少工作。
对于受供电约束的机房，减少不必要的功耗和预留，就有机会提高部署密度。同一套基础设施能承载更多有效算力，这才是客户真正在意的。
而不同客户，显然不会需要完全相同的配置。AMD 用一组规格覆盖高吞吐、通用计算、缓存敏感和能效场景，交付节奏也分先后。
AMD在问答中也明确，LPDDR并不是所有服务器的统一答案。部分客户更重视能效，部分客户更看重传统DDR方案的配置与可靠性特征。风冷还是液冷，也需要结合既有机房条件选择，而不是所有企业都必须采用最高密度的配置。
提供差异化选择，本身就是这套平台设计的价值。
不过，机房能干更多活，还要让客户放心把业务交进来。Venice搭载开源Caliptra 1.2硬件信任根、SEV-SNP等机密计算能力，为启动验证、内存加密和硬件隔离提供支持，并为后量子密码迁移做好准备。对金融、医疗等敏感业务来说，这些能力的意义，是降低在共享基础设施上部署业务的顾虑。
内存太贵怎么办？AMD用AI寻找新解法
如果说Zen 6解决的是“工位怎样更有效率”，平台工程解决的是“怎样减少运输与用电开销”，那么MEXT关注的，就是那座昂贵的周转仓。
MEXT公司创始人兼CEO、现任AMD计算与企业AI业务拓展公司副总裁Gary Smerdon，在演讲中指出一个容易被忽略的区别：内存已经被占用，不代表其中的数据正在被频繁使用。
我们看服务器监控，往往先看用了多少GB。但一些页面虽然一直留在服务器内存里，却可能几分钟没有被访问。容量看起来接近满载，访问活跃度却是另一回事。
这像周转仓堆满了材料，并不代表每一箱都在被生产线使用。一些材料只是暂时存着，却占据了最贵的位置。
MEXT尝试利用这种差异：将冷页面移到成本更低的NVMe固态硬盘，再由AI预测接下来需要哪些页面，提前把它们恢复到DRAM内存。
关键不在“搬出去”，而在“什么时候搬回来”。
普通被动换页，像工人开口要材料之后，仓库才开始去远端取货；MEXT则试图根据工作节奏，提前把下一批材料送到周转仓。
因此，这并不是让SSD突然变得和DRAM一样快。MEXT改变的是数据到达的时机，争取在应用真正访问之前，把闪存读取的等待过程完成。
Gary介绍，其AI引擎使用包括Transformer衍生模型在内的集成模型，学习内存页面访问模式。与语言模型预测下一个词不同，它预测的是接下来需要哪个页面。只要所需数据及时到达，页面顺序并不一定需要完全准确。
这种学习在本地持续进行，不需要GPU。应用进入新的阶段，模型也随之调整。
AMD展示的测试，让这条技术路线有了具体的尺度：在第六代EPYC上，五类Agent测试的几何平均结果中，减少一半DRAM，仍保持全DRAM基线99%的性能；内存需求较大的Agent则保持90%。在新思科技芯片时序分析工具Synopsys PrimeTime的测试中，减少一半DRAM，仍能保持95%的性能。
对企业来说，这意味着内存配置与任务性能之间，不再只有“配足昂贵DRAM”或“性能明显下降”两个选项。在适合的负载中，可以用更少的DRAM维持接近原有的产出，把预算留给其他资源。
另一种价值，就是文章开头提到的扩容案例：不减少已有DRAM容量，而是让更多任务同时运行。
这两种用法对应着不同的商业需求。新采购时，可以考虑减少昂贵内存的投入；已有服务器则可能通过扩展有效容量，让原本因内存不足而闲置的计算资源重新忙起来。
我觉得，这正是MEXT与EPYC结合最值得关注的地方：它不是又创造了一份算力，而是尝试解除限制已有算力发挥的枷锁。
从芯片性能到客户收益，AMD还要兑现什么？
第一天，微软展示了围绕Helios、Venice和Venice-X布局的不同Azure实例，分别面向AI推理、数据处理与技术计算。这让我看到，前一天讲解的设计取舍，正在被转化为客户可以选择的服务形态。
两天听下来，我对AMD的认识也从“做出了一颗更强的处理器”，变成了“围绕不同任务，把计算、内存、电力和交付方式一起组织起来”。
第一天AMD解释这些能力为什么成立，第二天则进一步展示，它们怎样进入客户的实际选择。Zen 6、先进封装、平台功耗管理和MEXT，看起来属于不同层次，却可以汇成一条逻辑：提高计算能力，同时减少系统中妨碍这种能力发挥的开销。
当然，实际部署仍要算完整账。配套的内存可观测工具RAM View免费，但MEXT包含付费授权；按照Gary介绍的当前虚拟机部署方式，每个客户机需要一个核心运行预测引擎。SSD容量、寿命和尾延迟也要纳入评估，团队还建议为目标扩展容量配置约两倍的闪存空间，以减轻磨损压力。
Gary同样承认，一些工作负载的表现还没有达到预期。现场案例证明了它的潜力，但长期、跨业务的收益，仍需要客户验证。
不过，这些并没有削弱此次活动带给我的感受。
AMD展示的厉害之处，不是每一项技术都能单独创造奇迹，而是它已经把优化延伸到服务器的多个层次，并让这些设计围绕实际产出相互配合，形成整体。
最终，客户判断这套方案的标准也很朴素：同一间机房、同一笔预算，能不能稳定地干更多活。
另外，AMD也公布了后续路线图：第七代EPYC “Florence”（Zen 7）计划2028年推出，将引入AI计算扩展（ACE）并升级内存；第八代 “Ravenna”（Zen 8）已在开发中，面向2030年。
这次在拉斯维加斯，我得到的答案更平实：随着智能体兴起，AI不再只靠GPU，CPU 负责调度、通用计算和把数据喂给 GPU，内存、网络、存储各就各位，整套硬件协同起来，算力潜力才真正释放得出来。
