随着 AI 数据中心集群持续扩容，数据传输需求急剧攀升，传统铜互连技术已触及物理性能极限。共封装光学目前被广泛视作下一代 AI 基础设施的核心互连方案之一。台积电 COUPE 平台预计将于 2026 年进入量产阶段，标志着 CPO 技术正从实验室研发全面迈向商业化落地。
然而，CPO 检测与测试环节仍是行业显著瓶颈。当前业界缺乏统一标准，工艺流程高度依赖人工操作，测试环节已然成为制约 CPO 芯片大规模量产的核心短板。
本文剖析 CPO 测试的各项技术难点，详细拆解四大关键测试阶段，并梳理当前主流设备厂商的落地解决方案与技术优势。
CPO 测试为何极具挑战性
共封装光学（CPO）将各类光学元器件集成至光子集成电路（PIC），再与电子集成电路（EIC）进行单芯片共封装。CPO 以光路替代电路走线，有效降低功耗与传输时延。PIC 与 EIC 键合集成后的整体组件，被称为光引擎（OE）。
台积电 COUPE（紧凑型通用光子引擎）便是典型技术方案，依托 SoIC 面对面（F2F）堆叠工艺，将电子集成电路混合键合至光子集成电路，同时集成浅介电层通孔、嵌入式微透镜与金属反射器结构。
不同于仅开展纯电性测试的传统电子集成电路，光子集成电路内置大量光学器件，包括耦合器、调制器、光电探测器、光滤波器及光波导等。光引擎测试需要兼顾电学、光学与光电耦合交互等多领域专业能力，大幅提升了测试复杂度。
光子集成电路测试必须精准测量插入损耗、偏振相关损耗、响应度、波导传输损耗、光学串扰等关键参数，但目前行业尚未形成统一的测试规范与标准。
除此之外，光学探针的高精度对准是另一大技术难题。将光纤外部光源导入光引擎光波导的技术，称为光耦合。单模光纤纤芯截面积约 78.5 平方微米，而光波导截面积仅约 0.099 平方微米，两者差距接近 800 倍。若无纳米级对准精度，将会产生极高的耦合损耗。
因此，光学探针的光纤阵列需与晶圆 / 裸片表面保持精准间隙，同时微调相对耦合器的入射角度，最大化光功率传输效率，再分不同波段依次完成测量。这类精密操作目前高度依赖人工，单颗光子集成电路全检平均耗时超 100 秒，是阻碍 CPO 芯片量产落地的关键痛点。
附表：从测试原理、对准精度、行业成熟度、主流探针卡厂商四大维度，对比电子集成电路与光子集成电路测试要求差异
四大测试阶段，OWAT 为何至关重要
单颗 CPO 芯片需依次完成四大测试环节：
PIC 晶圆级测试：直流电性、基础光学检测，包含光功率、损耗、暗电流等基础参数测量。
EIC-PIC 混合晶圆级测试：光电、电光、光光调制功能测试、高速信号测试与 S 参数检测。
光引擎级测试：全流程校准、直流测试、高速测试、光学环回测试及 S 参数测量，是判定 ** 良品光引擎（KGOE）** 的核心环节。
先进封装模块级测试：整机全功能验证与光学环回测试。
其中，PIC 晶圆级测试（OWAT）是最关键的前置环节。光子集成电路普遍采用成熟工艺制程，而电子集成电路依赖先进制程，成本高昂。若能在晶圆阶段提前筛选出不良光子芯片，便可避免与高价 EIC 键合加工，大幅减少高端芯片报废与后续制程损耗。
示意图：CPO 制造流程与全流程测试阶段，覆盖晶圆验收测试至系统级测试
供应链竞争格局
传统电子集成电路自动测试设备（ATE）市场，长期由日本爱德万、美国泰瑞达两大巨头垄断。由于 CPO 测试设备需要同时具备 EIC 与 PIC 双重测试技术能力，头部厂商纷纷与光子探针专业企业深度合作：爱德万携手 FormFactor；泰瑞达则通过 2025 年收购 Quantifi Photonics，并合作 ficonTEC 补齐技术短板。
1. 爱德万 × FormFactor
2024 年 6 月，爱德万、业纳与 Ayar Labs 联合推出UFO 探针卡，将电探针与光探针集成于同一模组，可同步完成光电一体化测试。核心创新为对准容差补偿技术：通过特殊整形光学出射光束，即便探针台存在轻微定位偏差，光线仍可正常耦合进入 PIC 耦合器，大幅缩短对准耗时。
2025 年 4 月，爱德万联合 FormFactor 发布 V93000-Triton 光子测试系统，搭载九轴光子对准技术与 OptoVue Pro 光学对准系统。配套 CalVue 原位校准技术，依托特殊反射镜光路设计结合机器视觉自动算法，实时校准 Z 轴位移与光学定位，进一步压缩光纤对准时长。
2. 泰瑞达 × ficonTEC
2025 年 3 月，泰瑞达与德国 ficonTEC（现隶属中国罗博泰克集团），推出业界首款面向硅光子量产的 300mm 双面晶圆探针测试系统。ficonTEC 提供 WLT‑D2 双面晶圆测试平台，支持 50 纳米级超高精度对准；泰瑞达提供 UltraFLEXplus 自动测试设备与 IG‑XL 系统软件。
WLT‑D2 的核心优势为双面同步测试，可在晶圆上表面做电性测试、下表面开展光学测试，显著提升测试效率。后续推出的 DLT‑D1 双面裸片测试系统，最多可并联三组测试头，提升产能、摊薄单颗测试成本。至此，ficonTEC 已形成从晶圆级到裸片级的完整 CPO 测试产品矩阵。
3. 致茂电子
致茂电子为全球半导体最终测试（SLT）设备龙头，其 58604/58604‑C/58606 系列光电二极管老化与可靠性测试设备，专为 3D 传感、激光二极管、光电探测器、光调制器等光子器件设计。单模组层配备 256 个源测量单元通道，最高可叠加 7 层，合计 1792 通道。依托在半导体最终测试领域的光学技术积累，致茂已官宣投入研发 CPO 专用测试设备。
4. 是德科技
全球测量仪器龙头是德科技，深耕高速测试设备领域，同时提供完整 PIC 晶圆级测试方案。该方案与 FormFactor 深度整合，兼容其 Velox 探针台控制软件。
是德科技 N778x 系列偏振控制器可快速切换入射光偏振态，搭配 N7700100C 偏振波长扫描软件，依托矩阵算法自动计算插入损耗、偏振相关损耗、横电 / 横磁模损耗等参数。方案无需保偏光纤，也无需人工逐波长偏振校准，测试效率大幅提升。配套偏振态锁定技术，可稳定固定入射光偏振角度，保障全波段扫描过程中光耦合持续稳定。
5. 光焱科技
2025 年 9 月，光焱科技联手宜特科技发布Night Jar（夜枭）硅光子芯片测试平台。该设备为外挂式高光谱成像分析系统，可兼容各品牌探针台，适配晶圆测试、芯片验证、成品测试等全流程环节。
该产品直击行业长期痛点：传统检测仅能通过反射光粗略定位波导漏光位置，仅可获取整体 / 平均光损耗数值。Night Jar 可精准定位漏光点位，单独测量单段波导、单个光学元器件的量化插入损耗；结合可视化成像与晶圆级光损耗分布图，助力研发人员快速精准定位缺陷，持续提升量产良率。
附表：CPO 测试设备供应链明细，涵盖光学探针、精密量测仪器、测试系统、自动测试设备四大品类
市场发展机遇
随着芯片设计架构日趋复杂，片上系统（SoC）测试难度持续攀升。单颗芯片所需测试工位数量、整体测试时长不断增加，测试设备在半导体资本开支中的占比稳步提升。
伴随 CPO 芯片全面导入各厂商产品规划，全球半导体行业针对测试设备的资本投入，预计将迎来进一步增长。
