高带宽闪存：技术革命还是工程噩梦？

🔬 高带宽闪存：技术革命还是工程噩梦？

💡 核心要点

高带宽闪存（HBF）试图通过堆叠多层 3D NAND 芯片来实现 TB 级容量，但其工程复杂度可能超出所有人的想象。这项技术距离商业化至少还需要两年时间。

📊 技术背景：从 HBM 到 HBF 的跨越

GPU 内存一直是 AI 算力竞赛的核心瓶颈。目前主流的高带宽内存（HBM）采用堆叠 2D DRAM 层的方案，通过硅孔通管（TSV）连接到底层逻辑芯片，再经由中介层（Interposer）与 GPU 通信。这套架构虽然成熟，但成本极高。

韩国科学院电气与电子工程系教授金正浩在接受韩国媒体 EEWorld 采访时指出，HBF 的设计初衷是作为 HBM 的成本替代方案。用更便宜但更慢的 NAND 闪存替代 DRAM，听起来是个经济账，但实际执行起来却是一场工程灾难。

⚠️ 复杂度爆炸

HBM5 已经需要超过 4000 个 TSV 穿透整个堆栈，而 HBF 要在此基础上再叠加多层 3D NAND 芯片，每层本身就由数百层存储单元组成。这种"套娃式"堆叠带来的互联复杂度呈指数级增长。

🏗️ HBF 的工程挑战：数字会说话

层数的恐怖叠加

SK 海力士目前量产的 512 Gb（64 GB）TLC 闪存芯片采用 238 层 3D NAND 技术，321 层版本也即将到来。如果按照 HBM 的堆叠逻辑构建 HBF：

12-Hi HBF 堆栈的理论数据：

• 12 个 3D NAND 芯片堆叠

• 总层数：2,856 层（238 层 × 12）

• 总容量：768 GB（64 GB × 12）

16-Hi HBF 堆栈（321 层技术）：

• 16 个 3D NAND 芯片堆叠

• 总层数：5,136 层

• 总容量：超过 1 TB

这些数字看起来很美好，但工程师要面对的是超过 5000 层的互联问题。

🚨 互联地狱

当你把两个 3D NAND 芯片叠在一起时，上层芯片的外设逻辑层必须连接到底部的中介层。这些信号线是穿过第一个芯片，还是绕开它？无论哪种方案，都会显著增加设备的二维尺寸和功耗。

中介层的噩梦

每增加一层 3D NAND 芯片，中介层就需要处理更多的信号路由。在 12-Hi 配置下，中介层不仅要协调 12 个独立的 3D NAND 堆栈与 GPU 的通信，还要处理各层之间的时序同步问题。这种复杂度不是线性增长，而是组合爆炸。

关键问题包括：

• 每个 NAND 字符串都有独立的垂直通道连接到基础逻辑芯片

• 多层堆叠意味着信号需要穿越或绕过其他芯片

• 中介层的布线密度将达到物理极限

• 热管理成为不可忽视的挑战

  高带宽闪存：技术革命还是工程噩梦？

🔗 标准化的困局

🎯 行业现实

英伟达作为 GPU 市场的主导者，必须深度参与 HBF 标准的制定。但标准化本身就是一场漫长的博弈，需要平衡多家供应商的利益，防止垄断定价。

目前，Sandisk 和 SK 海力士正在积极推动 HBF 标准化工作，这本身就说明了两点：

1. 技术尚未成熟

   需要行业共识来解决基础架构问题

2. 商业化遥远

   标准化通常需要 18-24 个月，之后才是量产爬坡

金正浩教授在 KBS 的 YouTube 视频中展示了 HBM6 到 HBM8 代的技术路线图，每一代的进步都需要在内存堆栈、逻辑芯片和中介层三个维度上同步提升复杂度。HBF 要在这条已经极其陡峭的曲线上再加码，难度可想而知。

⏳ 时间表：至少两年起步

📅 保守估计

考虑到当前的技术成熟度、标准化进度和产业链协调难度，HBF 距离真正的商业化部署至少还需要 2-3 年时间。这还是在一切顺利的情况下。

潜在的延期因素：

• 良率爬坡：5000+ 层的堆叠结构对制程控制要求极高

• 成本平衡：如果最终成本接近 HBM，整个方案的经济性将不复存在

• 生态系统适配：GPU 厂商、内存厂商、封装厂需要全链条协同

💭 冷静看待：理想与现实的距离

HBF 承诺的 TB 级容量确实诱人，尤其是在大模型训练对内存容量需求爆炸式增长的当下。但技术创新从来不是纸面计算那么简单。

当一个方案需要在已经极其复杂的 HBM 架构上再叠加一层"3D NAND 套娃"时，我们应该保持必要的怀疑：这究竟是技术进步的必然方向，还是工程师们为了满足市场期待而画出的大饼？

现实可能更接近于：

• 初期产品良率堪忧

• 成本优势不如预期明显

• 性能瓶颈需要软件层面的大量优化

• 最终可能只在特定场景（如推理服务器）中找到商业价值

（转自：芯在说）