3D DRAM行业研究：3D DRAM时代到来，国产DRAM迎来契机

市场资讯

2024.10.1815:57

关注

（报告出品方/作者：华鑫证券，毛正、张璐）

DRAM技术工艺逐渐步入瓶颈期， H B M 助力 D R A M 追赶 A I 浪潮

DRAM具备高速数据访问和传输能力

DRAM动态随机存取存储器的基本工作原理是在一个存储单元中存储一个比特（0或1）的信息，并通过刷新机制来保持这些信息的稳定性。DRAM中的数据会在断电后很快消失，因此属于易失性存储器，其具有高速、容量大和相对低成本的特点。DRAM的高速数据访问和传输能力，使其能够高效地满足多线程处理、实时计算和大规模数据操作等需要快速数据访问的场景，因此广泛应用于个人计算机、服务器、智能手机、平板电脑等电子设备中，主要用于存储临时数据，如操作系统、应用程序和用户数据。DRAM的基本存储单元由一个晶体管（Transistor）和一个电容器（Capacitor）构成，也被称为1T1C。晶体管作为开关控制是否允许电荷的流入或流出，电容器则用来存储电荷，当电容器充满电后表示1，未充电时则存储0。

DRAM沿用2D方式缩小器件尺寸遇阻

随着摩尔定律推进速度放缓，DRAM技术工艺也逐渐步入了瓶颈期。从技术角度上看，随着晶体管尺寸越来越小，芯片上集成的晶体管就越多，这意味着一片芯片能实现更高的内存容量。目前DRAM芯片工艺已经突破到了10nm级别，虽然 10nm还不是DRAM的最后极限，但多年来随着DRAM制程节点不断缩小，工艺完整性、成本、电容器漏电和干扰等方面的挑战愈发明显，要在更小的空间内实现稳定的电荷存储和读写操作变得日益困难。

DRAM沿用2D方式缩小器件尺寸遇阻

随着线宽进入10nm范围，电容器漏电和干扰等物理限制的问题明显增加。物理极限（如量子隧穿效应、漏电流增加、热稳定性下降等）、材料科学挑战（如电介质厚度减少导致的电容减小、泄漏电流增大等）以及制造工艺的精密控制要求，都使得DRAM在继续沿用2D方式缩小器件尺寸（如所谓的4F² 缩放）时遭遇严重阻碍。为了补救这种情况，产业界引入了 high-k材料和极紫外（EUV）光刻设备等新材料和新设备。

HBM帮助DRAM从传统的2D过渡到3D

随着数据量爆炸性增长，尤其是AI人工智能、云计算、大数据分析等领域对高速、大容量、低延迟内存的需求持续攀升，市场对更高密度、更低功耗、更大带宽的 DRAM 产品有着强烈需求。然而，现有 2D DRAM 技术的发展速度已无法满足这些需求的增长速度，形成了供需之间的矛盾，进一步加剧了DRAM不再有效缩放问题的紧迫性。为了解决这个难题，业内常见的有High Bandwidth Memory (HBM)、Computational In-Memory (CIM)、Emerging Memories（新型存储器）、 CXL等技术，它们旨在通过不同的方式（如堆叠封装、计算与存储一体化、采用新材料新机制等）来绕过传统 2D DRAM 的缩放限制，提升存储密度和性能，其中HBM这两年已经成为与高性能GPU搭配使用的最炙手可热的存储产品。

3D DRAM应运而生，有望改变D R AM行业生态

3D DRAM成为下一代DRAM的关键发展方向

AI应用浪潮之下，高性能存储器需求持续攀升，以HBM为代表的DRAM炙手可热。同时，为进一步满足市场需求，存储厂商也在酝酿新一轮DRAM技术“革命”。HBM技术开启了DRAM 3D化之路，让DRAM从传统2D走向了3D，不过当前的HBM并不能被认同为3D DRAM技术。三星4F Square VCT DRAM与3D DRAM概念更为接近，但这不是3D DRAM唯一的方向与目标，存储厂商对3D DRAM有着更丰富设想。

3D DRAM（三维动态随机存取存储器）是一种具有新颖存储单元结构的新型DRAM技术。与水平放置存储单元的传统 DRAM不同，3D DRAM垂直堆叠存储单元大大增加了单位面积的存储容量并提高了效率，成为下一代DRAM关键发展方向。

3D DRAM堆栈需要设计重构

为了推进DRAM微缩，很自然地需要将2D DRAM组件侧放并堆叠起来。但这面临几个难题：1）水平方向需要横向刻蚀，但由于凹槽尺寸差异很大，横向刻蚀非常困难；2）在堆栈刻蚀和填充工艺中需要使用不同的材料，这给制造带来了困难；3）连接不同3D组件时存在集成难题。泛林集团认为，为了让这一方案更具竞争力，需要缩短电容器(Cap)的长度（电容器的长度不能和高度一样）并进行堆叠，以提升单位面积的存储单元数量。

泛林集团为成功实现DRAM的3D堆栈，重新设计了架构，在减小硅区域的同时为电容器的工艺处理提供更多空间，从而缩小纳米薄片的面积。首先，将位线移到了纳米薄片的另一侧，使电流通过晶体管栅极穿过整个纳米薄片，这能够从总体上增加电容器工艺处理的空间，并减小硅区域的面积。其次，引入栅极全包围晶体管，以进一步缩小硅有源区。此外，还将曾经又窄又高的电容器变得又短又宽。之所以能够做到这一点，是因为把位线移到架构的中心，从而获得了更多空间。

3D DRAM除了需要新架构之外，还必须就金属化和连接性做出改变。几种新的方法可以促使电流通过中央的位线堆叠，包括连接各层的水平MIM（金属－绝缘层－金属）电容器阵列，以及将栅极包裹在硅晶体管周围（栅极全包围）。当电流通过时，只有目标位线（层）被激活。在被激活的层中，电流可以连接到正确的晶体管。 28层3D纳米薄片的关键组件包括：一叠栅极全包围纳米薄片硅晶体管、两排晶体管之间的位线层、24个垂直字线位线、层和晶体管之间以及晶体管和电容器之间的互连水平、MIM电容器阵列。为了避免3D NAND中使用的台阶式结构的局限性，泛林建议引入穿过硅堆栈层且可以在特定层停止（每层一个通孔）的通孔阵列结构，将接触点置于存储单元内部。沟槽制作完成后，引入只存在于侧墙的隔离层。高沟槽用于引入刻蚀介质以去除硅，然后在空沟槽中引入导电金属。

全球存储巨头纷纷布局 3 D D R A M 技术

三星公布其3D DRAM开发路线图

三星在Memcon 2024会议上公布其3D DRAM开发路线图。早在2021年，三星电子正式对外宣布其3D DRAM开发项目。 2024年3月，三星电子在加利福尼亚州圣何塞举行的全球芯片制造商峰会Memcon 2024上公布了其3D DRAM开发路线图。三星公司计划在2025年推出基于其垂直通道晶体管技术的早期版本的3D DRAM，该技术在构成单元的晶体管中垂直设置一个通道，并用一个栅极包裹住它作为开关。三星还计划在 2030 年推出更新版本的堆叠式 DRAM，该DRAM可以堆叠包括电容器在内的所有单元。三星已于今年早些时候在美国硅谷开设了一家新的3D DRAM研发实验室。

海力士首次披露其3D DRAM开发的具体数据和运行特性

海力士五层堆叠3D DRAM生产良率过半。海力士在半导体会议VLSI 2024上提交了一份关于3D DRAM的研究论文，指出其五层堆叠的3D DRAM生产良率达到了56.1%，实验中的3D DRAM显示出与目前使用的2D DRAM相似的特性。这是海力士首次披露其3D DRAM开发的具体数据和运行特性。海力士还在研究将IGZO材料应用于3D DRAM，以解决带宽和延迟方面的挑战。IGZO是由铟、镓、氧化锌组成的金属氧化物材料，大致分为非晶质IGZO和晶化IGZO。其中，晶化IGZO是一种物理、化学稳定的材料，在半导体工艺过程中可保持均匀的结构，海力士研究的正是这种材料，其最大优势是其低待机功耗，这种特点适合要求长续航时间的DRAM芯晶体管，改善DRAM的刷新特性。

美光3D DRAM专利数量遥遥领先

美光在2019年就开始了3D DRAM的研究工作。截止2022年8月，美光已获得了30多项3D DRAM专利。相比之下，美光专利数量是三星和SK海力士这两家韩国芯片制造商的两三倍。美光表示，3D DRAM正在被讨论作为继续扩展DRAM的下一步。为了实现3D DRAM，整个行业都在积极研究，从制造设备的开发、先进的ALD、选择性气相沉积、选择性蚀刻，再到架构的讨论。根据Yole表述，美光提交了与三星电子不同的3D DRAM专利申请，美光的方法是在不放置Cell的情况下改变晶体管和电容器的形状。

NEO半导体推出3D X-DRAM技术

NEO半导体推出了一种名为3D X-DRAM的技术，旨在克服DRAM的容量限制。3D X-DRAM的单元阵列结构类似于3D NAND Flash，采用了FBC（无电容器浮体单元）技术，它可以通过添加层掩模形成垂直结构，从而实现高良率、低成本和显著的密度提升。NEO 表示， 3D X-DRAM 技术可以生产 230 层的 128Gbit DRAM 芯片——是当前 DRAM 密度的八倍。3D X-DRAM 也是解决由下一波 AI 应用（例如 ChatGPT）驱动的对高性能和大容量存储器半导体的需求增长所必需的。

长江存储布局具有XTACKING架构的DRAM专利

长江存储布局具有XTACKING架构的DRAM专利。根据国家知识产权局网站查询，长江存储早在2020年就申请了关于具有XTACKING架构的DRAM专利，XTACKING架构为长江存储生产其3D NAND存储器的特有架构，采用了三维晶圆混合键合工艺。根据专利描述，具有XTACKING架构的DRAM存储器包括具有形成于其中的阵列晶体管的第一晶圆,和具有形成于其中的电容器结构的第二晶圆，以及形成于第一晶圆和第二晶圆之间的包括多个键合结构的键合界面。

3D DRAM技术相关专利快速增长

3D DRAM的优势不仅在于容量大，其数据访问速度也快。传统的DRAM在读取和写入数据时需要经过复杂的操作流程，而3D DRAM可以直接通过垂直堆叠的存储单元读取和写入数据，极大地提高了访问速度。此外，3D DRAM还具有低功耗、高可靠性等特点，使其在各种应用场景中都具有显著优势。目前，很多3D DRAM概念已经提出并申请了专利，一些主要DRAM厂商正在进行晶圆级测试。行业主要厂商正在逐渐加大对3D DRAM技术的开发投入，并且通过专利保护的方式为未来的市场竞争和技术主导权做准备。这种策略反映出3D DRAM技术的战略重要性和潜在的巨大商业价值。

重点公司分析

中微公司：半导体设备领军者，持续布局高端产品

中微公司成立于2004年，主要从事半导体设备的研发、生产和销售，于2019年上市。公司主要为集成电路、LED芯片、MEMS 等半导体产品的制造企业提供刻蚀设备、MOCVD设备及其他设备。公司的等离子体刻蚀设备已应用在国际一线客户从65纳米到14纳米、7纳米和5纳米及其他先进的集成电路加工制造生产线及先进封装生产线。公司MOCVD设备在行业领先客户的生产线上大规模投入量产，公司已成为世界排名前列的氮化镓基LED设备制造商。

拓荆科技：CVD设备龙头，混合键合设备打开第二增长极

拓荆科技成立于2010年，是国内半导体设备行业重要的领军企业之一，公司三次（2016年、2017年、2019年）获得中国半导体行业协会颁发的“中国半导体设备五强企业”称号。主要产品包括等离子体增强化学气相沉积（PECVD）设备、原子层沉积（ALD）设备和次常压化学气相沉积（SACVD）设备三个产品系列，已广泛应用于国内晶圆厂14nm及以上制程集成电路制造产线，并已展开10nm及以下制程产品验证测试。公司的产品已适配国内最先进的28/14nm逻辑芯片、19/17nm DRAM芯片和 64/128层3DNANDFLASH晶圆制造产线。

中科飞测：专注高端半导体质量控制，创新领航行业发展

中科飞测成立于2014年，是国内领先的高端半导体质量控制设备公司。自成立以来始终专注于检测和量测两大类集成电路专用设备的研发、生产和销售，产品主要包括无图形晶圆缺陷检测设备系列、图形晶圆缺陷检测设备系列、三维形貌量测设备系列、薄膜膜厚量测设备系列等产品，已应用于国内28nm 及以上制程的集成电路制造产线。公司的三维形貌量测设备和无图形晶圆缺陷检测设备分别在 2020 年和 2021 年获得中国集成电路创新联盟颁发的“IC 创新奖”技术创新奖。

精智达：引领新型显示检测设备，致力国产化替代

精智达成立于2011 年，是检测设备与系统解决方案提供商，主要从事新型显示器件检测设备的研发、生产和销售业务，产品广泛应用于以AMOLED 为代表的新型显示器件制造中光学特性、显示缺陷、电学特性等功能检测及校准修复，并逐步向半导体存储器件测试设备领域延伸发展。作为国家级专精特新“小巨人” 及高新技术企业，公司始终坚持研发导向、客户导向，致力于检测设备的自主可控和国产化替代。

华海清科：CMP设备国产化先锋，打破国际垄断布局高端市场

华海清科成立于2013年，是一家拥有核心自主知识产权的高端半导体设备制造商，主要从事半导体专用设备的研发、生产、销售及技术服务，主要产品为化学机械抛光（CMP）设备。CMP 是先进集成电路制造前道工序、先进封装等环节必需的关键制程工艺，公司所生产 CMP 设备可广泛应用于 12 英寸和 8 英寸的集成电路大生产线，产品总体技术性能已达到国际先进水平。公司推出了国内首台拥有核心自主知识产权的 12 英寸CMP 设备并实现量产销售，是目前国内唯一一家为集成电路制造商提供 12 英寸 CMP 商业机型的高端半导体设备制造商；公司所产主流机型已成功填补国内空白，打破了国际巨头在此领域数十年的垄断。

报告节选：